JESD204B 物理层收发IP核
- 数据率1.25Gbps – 11.2Gbps 连续可调节
- 支持2通道 4通道及8通道应用
- 支持最高6000ppm 输入数据频偏
- 支持JESD204B确定性延迟
- 支持内部/外部SYNC_N 及SYSREF
- 并行数据总线32bit/40bit 可选
- 各通道可分别关断进入低功耗模式
- 可调节输出预加重/去加重
- 可调节输出差分摆幅
- 输出预加重/去加重可选择为3 taps或2 taps
- 接收端自适应线性连续均衡器(CTLE) 及反馈均衡器
- 内建环回及自测机制
- 内置终端阻抗电路
- 宽范围参考时钟输入
- 无需外接阻容元器件
- 可支持flip chip 及 wire bonding 封装
应用领域
- 数模及模数转换芯片及相关SOC应用